논리회로 예제

단순화가 필요한 반도체 게이트 회로부터 시작해 보겠습니다. “A”, “B” 및 “C” 입력 신호는 스위치, 센서 또는 기타 게이트 회로에서 제공되는 것으로 가정합니다. 이러한 신호가 발생하는 경우 게이트 감소 작업에는 문제가 없습니다. 전기 기계 릴레이 회로는 일반적으로 속도가 느리고 작동에 더 많은 전력을 소비하고, 더 많은 비용을 발생시키고, 반도체보다 평균 수명이 짧아부울(Boolean) 단순화의 이점을 크게 활용합니다. 예제 회로를 생각해 봅시다: 회로 값 문제, 주어진 입력 문자열에 주어진 부울 회로의 출력을 계산하는 문제는 P-완료 의사 결정 문제입니다. [3] 따라서 이 문제는 문제를 해결하는 효율적이고 병렬적인 알고리즘이 없다는 점에서 “본질적으로 순차적”인 것으로 간주됩니다. `배타적-NOR` 게이트 회로는 EOR 게이트와 반대입니다. 두 입력 중 둘 중 하나가 높으면 낮은 출력을 제공합니다. 기호는 출력에 작은 원이 있는 EXOR 게이트입니다. 작은 원은 반전을 나타냅니다. 특별한 경우, 명제 수식 또는 부울 식은 다른 모든 노드가 1의 팬아웃을 가진 단일 출력 노드가 있는 부울 회로입니다.

따라서 부울 회로는 공유 하위 수식 및 여러 출력을 허용하는 일반화로 간주될 수 있습니다. 이전과 마찬가지로, 이 회로를 가장 단순한 형태로 줄이는 첫 번째 단계는 회로도에서 부울 식을 개발하는 것입니다. 내가 이것을 발견 한 가장 쉬운 방법은 일반적으로 하나의 총 저항에 시리즈 병렬 저항 네트워크를 줄이기 위해 따라야 할 동일한 단계를 따르는 것입니다. 예를 들어, 이전 회로의 릴레이 접점으로 동일한 연결 패턴으로 배열된 저항기와 해당 총 저항 공식을 통해 다음 저항 네트워크를 검사합니다: 부울 회로의 공통 기준은 {AND, OR, NOT}, 즉, 다른 모든 부울 함수를 구성할 수 있습니다. 회로 깊이, 회로 크기 및 AND 게이트와 OR 게이트 간의 교대 수를 포함하여 부울 회로에서 몇 가지 중요한 복잡성 측정값을 정의할 수 있습니다. 예를 들어 부울 회로의 크기 복잡성은 게이트 수입니다.